Artikel-ID: 000074280 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.06.2020

Was ist die richtige Richtlinie für die Freigabe von VCCIO_UIB_ (BL,TL), VCCIO_SDM, VCCIO und VCCIO3V-Lieferungen bei der Nutzung von Intel Stratix 10® MX-Geräten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Version 2020.04.20 der Version Intel® Stratix® 10 Gerätefamilien-Pins, Tabelle-47 und Tabelle-48 mit power supply sharing guidelines for Intel Stratix® 10 MX (E-Tile) show VCCIO_UIB_ (BL,TL) , VCCIO_SDM, VCCIO und VCCIO3V teilen sie versehentlich die gleiche Spannung.

    VCCIO_UIB_ (BL, TL) sollte 1,2 V, VCCIO_SDM 1,8 V sein. VCCIO und VCCIO3V sind variabel. VCCIO, VCCIO3V und VCCIO_SDM können mit 1,8 V vom gleichen Regler freigegeben werden, wenn sie alle 1,8 V sind.

    Lösung

    Dieses Problem wurde seit der 2020.10.23-Version der Pin-Verbindungsrichtlinien für Intel® Stratix®-10-Gerätereihe behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.