Artikel-ID: 000074279 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.03.2020

Warum unterstützen die Intel® MAX® 10 FPGA Pin-Nummern K22 und K21 auf dem Intel MAX 10 FPGA 10M50 Evaluation Kit den LVDS IO-Standard nicht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines bekannten Problems mit dem MAX 10 FPGA 10M50 Evaluation Kit wird fälschlicherweise angegeben, dass die Intel® MAX® 10 FPGA Pin-Nummern K22 und K21 als differentiale Takteingänge verwendet werden können.

    Diese Stiftkontakte können jedoch nicht als differentiale Takteingänge verwendet werden.

     

    Lösung

    Diese Informationen werden in einer zukünftigen Version des Benutzerhandbuchs für das Evaluierungskit MAX 10 FPGA 10M50 korrigiert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.