Aufgrund eines Problems mit dem Early Power Estimator (EPE) für Intel® Stratix® 10 Geräte, Version 19.4 und früher, kann dieser Fehler angezeigt werden, selbst wenn noch Pins verfügbar sind, wenn differentiale Eingabestifte verwendet werden und die VCCIO-Spannungen aller I/O-Banken nicht 2,5 V beträgt.
Hier ist ein Beispiel.
- Gerät: 1SG280H
- Paket: F50
- Anzahl der Benutzer-I/O: 672
- Anzahl der I/O-Bank: 14
- Anzahl der Pin-Pre-I/O-Bank: 48
- Benutzer-I/O-Nutzung:
- 1,2 V Ausgabe * 625 Pins
- LVDS-Eingabe * 1 Paar
In diesem Fall, da 625 Pins für 1,2 V Ausgabe verwendet werden, beträgt die VCCIO-Spannung von 14 I/O-Banken 1,2 V.
Die LVDS-Eingabe wird von VCCPT betrieben, nicht von VCCIO. Daher sollte ein Paar LVDS-Eingaben den verbleibenden Pins zugewiesen werden können. Die EPE für Intel Stratix 10 Geräte zeigt jedoch fälschlicherweise einen Fehler wie das nachstehende Bild an.
Sie können diesen Fehler sicher ignorieren.
Dieses Problem wird ab der EPE für Intel Stratix 10 Geräte der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.