Artikel-ID: 000074273 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.06.2020

Warum meldet der "TCCS Report" in LVDS SERDES Intel® FPGA IP SDC einen ungültigen TCCS-Wert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 18.1 und neuer kann es sein, dass der "TCCS Report" im Timing Analyzer einen ungültigen Wert von 150ps meldet, wenn die LVDS SERDES-Intel® FPGA IP mit Intel® Stratix® 10 und Intel® Agilex™ Geräten verwendet wird.

    Der korrekte Wert für beide Gerätefamilien beträgt 330ps.

    Lösung

    Sehen Sie im Datenblatt der jeweiligen Gerätereihe nach den richtigen TCCS-Informationen nach:

    Dieses Problem wird ab der Intel Quartus Prime Pro Edition SoftwareVersion 20.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.