Artikel-ID: 000074250 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.07.2020

Warum weisen die Ausgangstakte der IOPLL-Intel® FPGA IP in der Simulation in Intel Arria® 10 und Intel Cyclone® 10 GX falsche Phasenverschiebungen in Bezug auf den Referenztakt auf?

Umgebung

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit dem von Intel® Quartus® Prime Software generierten Simulationsmodell können die Ausgangstakte des IOPLL-Intel FPGA IP in der Simulation in Intel Arria® 10 und Intel® Cyclone® 10 GX falsche Phasenverschiebungen in Bezug auf den Referenztakt aufweisen.

Die Ausgangstakte der IOPLL Intel FPGA IP Hardware haben korrekte Phasenverschiebungen entsprechend den Phasenverschiebungseinstellungen im IP-Parametereditor.

Lösung

Führen Sie eine Hardware-Verifizierung durch, wenn Sie die Phasenverschiebungen der Ausgangstakte der IOPLL-Intel FPGA IP in Intel® Arria® 10 und Intel® Cyclone® 10 GX überprüfen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Cyclone® 10 FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.