Aufgrund eines Problems in der Dokumentation umfassen die Intel® Stratix® 10 GX-, MX-, TX- und SX-Gerätefamilien-Pin-Verbindungsrichtlinien nicht die nPERST[L, R][0:2] Pins und OSC_CLK_1 Pin unter dem Transceiver-Abschnitt.
Wenn Sie Transceiver in Ihrem Design verwenden, stellen Sie sicher, dass Sie die Richtlinien für diese Pins erfüllen, wie sie in den Verbindungsrichtlinien unter dem Abschnitt Dedizierte Konfiguration/JTAG-Pins (OSC_CLK_1) und optional/Dual-Purpose Configuration Pins (nPERST[L,R][0:2]) aufgeführt sind. Dieses Problem wird ab Version 2018.08.16 der Pin-Verbindungsrichtlinien für Intel® Stratix® 10 GX, MX, TX und SX Gerätefamilien-Pins behoben.