Artikel-ID: 000074230 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.12.2018

Kritische Warnung (332168): Die folgenden Taktübertragungen haben keine Taktunsicherheitszuweisung. Um genauere Ergebnisse zu erzielen, wenden Sie Taktunsicherheitszuweisungen an oder verwenden Sie den Befehl derive_clock_uncertainty.

Umgebung

    DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise sehen Sie die kritische Warnung oben während der Kompilierung der UniPHY-basierten Speichercontroller-IP.

Lösung

Sie können diese kritische Warnmeldung sicher ignorieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.