Artikel-ID: 000074223 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.05.2013

Zusätzliche Latenz wird für HPS Hard Memory Controller in Arria V und Cyclone V SoC-Geräten nicht unterstützt

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

Zusätzliche Latenz wird für Schnittstellen, die auf das Targeting ausgerichtet sind, nicht unterstützt der HPS-Hard-Memory-Controller in Arria V oder Cyclone V SoC HPS-Geräten.

Lösung

Für dieses Problem gibt es keine Problemumgehung.

Dieses Problem wird in einer zukünftigen Version behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Cyclone® V FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.