Aufgrund eines Problems in der Quartus® II Softwareversion 14.1 erhalten Sie diesen Fehler beim Kompilieren eines Qsys-Designs, das den Altera Serial Flash Controller enthält, der mit VHDL generiert wird.
Verwenden Sie die Sprache Verilog für die Qsys-Generation.
Dieses Problem wurde in Version 15.0 der Quartus II Software behoben.