Artikel-ID: 000074216 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.10.2011

In der SATA-Schnittstelle (Serial Advanced Technology Attachment), die vom custom PHY MegaWi asciid Plug-in-Manager für Stratix V generiert wird, ist die Ausgabe von einem tx_serial_data Port nicht definiert.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In einem SATA-Anschluss (Serial Advanced Technology Attachment) mit nur Tx Transceiver-Schnittstelle, die durch das benutzerdefinierte PHY MegaWistelliges Plug-in generiert wurde Manager, die Ausgabe von einem tx_serial_data Port ist nicht definiert weil der tx_forcelecidle Treiber fehlt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.