Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software Version 20.3 und früher wird die Taktfrequenz der aktiven seriellen Konfiguration (AS_CLK) unerwartet auf 25 MHz geändert, wenn QSPI_SET_CS Befehl verwendet wird, wenn der "Intel® FPGA IP" oder der Serial Flash Chipsatz Client Intel® FPGA IP auf einen Flash-Speicher zugreifen, wenn Intel® Stratix® 10 Geräte verwendet werden.
AS_CLK Frequenz kann über das Menü "Aktive serielle Taktfrequenz " in der Konfigurationskategorie des Dialogfelds Geräte- und Pin-Optionen angegeben werden. Diese Einstellung sollte auf AS_CLK Frequenz angewendet werden, nicht nur für die aktive serielle Konfiguration, sondern auch für diesen IPs-Betrieb. Sobald QSPI_SET_CS Befehl verwendet wird, wird AS_CLK Frequenz fälschlicherweise auf 25 MHz geändert. Es gibt keine Möglichkeit, AS_CLK Frequncy auf die im Quellenmenü "Active Serial Clock" angegebene Frequenz zurück zu setzen.
Um dieses Problem zu vermeiden, verwenden Sie den Befehl QSPI_SET_CS nicht.
Obwohl das Intel® FPGA IP-Benutzerhandbuch für "Ssd Client" und das Serial Flash Client Intel® FPGA IP Benutzerhandbuch anweisen, QSPI_SET_CS Befehl vor einer der Quad SPI-Operationen zu verwenden, ist es nicht erforderlich, wenn nur ein Flash-Gerät mit einem Intel Stratix 10 Gerät verbunden ist und die vom Flash-Gerät ausgewählten Chip mit nCS[0] des Intel Stratix 10 Geräts verbunden sind.
Es gibt keine Problemumgehung, wenn mehrere Flash-Geräte angeschlossen sind, und QSPI_SET_CS Befehl erforderlich ist, um eines dieser Flash-Geräte auszuwählen.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.1 behoben.