Beschreibung
Das TSE-Benutzerhandbuch beschreibt die Taktnamen, die im IP-Katalog-Fluss für Geräte verwendet werden, die vor Intel® Arria® 10 veröffentlicht wurden.
Lösung
Die folgenden Qsys-Taktnamen sind äquivalent zu den dokumentierten Taktnamen:
control_port_clock_connection = CLK
receive_clock_connection = ff_rx_clk
transmit_clock_connection = ff_tx_clk
pcs_ref_clk_clock_connection = ref_clk
tx_serial_clk = wird für das externe TXPLL-Produkt angezeigt
rx_cdr_refclk = ref_clk
In Intel® Arria® 10 ist das TX PLL außerhalb der TSE-IP und muss vom Benutzer RTL manuell generiert und angeschlossen werden. Sie müssen den Intel® Arria®10 Transceiver ATX PLL mit einer Ausgangs-Taktfrequenz von 1250,0 MHz konfigurieren.