Artikel-ID: 000074193 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.02.2015

Warum werden in Qsys die Dreifachgeschwindigkeits-Ethernet-Taktnamen für Intel® Arria® 10 nicht im Benutzerhandbuch beschrieben?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das TSE-Benutzerhandbuch beschreibt die Taktnamen, die im IP-Katalog-Fluss für Geräte verwendet werden, die vor Intel® Arria® 10 veröffentlicht wurden.

     

     

    Lösung

    Die folgenden Qsys-Taktnamen sind äquivalent zu den dokumentierten Taktnamen:

    control_port_clock_connection = CLK
    receive_clock_connection = ff_rx_clk
    transmit_clock_connection = ff_tx_clk
    pcs_ref_clk_clock_connection = ref_clk
    tx_serial_clk = wird für das externe TXPLL-Produkt angezeigt
    rx_cdr_refclk = ref_clk

    In Intel® Arria® 10 ist das TX PLL außerhalb der TSE-IP und muss vom Benutzer RTL manuell generiert und angeschlossen werden. Sie müssen den Intel® Arria®10 Transceiver ATX PLL mit einer Ausgangs-Taktfrequenz von 1250,0 MHz konfigurieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GX
    เอฟพีจีเอ Intel® Arria® 10 GT
    Intel® Arria® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.