Artikel-ID: 000074189 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum wird der QD ASCII-SRAM-Controller fälschlicherweise read_data_valid, wenn gleichzeitig Lese- und Schreibvorgänge bei einem Burst von vier durchgeführt werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

QDCONFIG-SRAM-Controller in Quartus® II und IP Version 7.1 meldet fälschlicherweise read_data_valid im Burst-of-4-Modus unter folgenden Bedingungen:

  • Gleichzeitiges Lesen und Schreiben von weiteren 5 oder mehr System-Taktzyklen.
  • Beim ersten Lesen handelt es sich um eine ungerade Adresse.

Dieses Problem wurde in Quartus II und IP Version 7.2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.