Beschreibung
Wenn Sie einen RLDRAM II Controller mit Nios II-basierten Sequencer generieren, generiert megaWi nur™ das IP-Modul der obersten Ebene mit dem 2-Bit-breiten Signal reserved_mem_reserved_pins_for_dk_group.
Dieses Signal dient keinem funktionalen Zweck, ist aber erforderlich, damit die DK-Pins einer DQ-Gruppe zugewiesen werden können. In der Nios II-basierten Sequencer-Instanziierung müssen die DK-Pins in einer DQ-Gruppe vorhanden sein, um auf die zur Kalibrierung erforderliche Hardware zugreifen zu können.
Sie müssen die reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.
Lösung
Das
reserved_mem_reserved_pins_for_dk_group Signal wird ab Version 11.1 der Quartus® II Software entfernt.