Artikel-ID: 000074174 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 19.12.2019

Wie schließe ich die RREF_SIPAUX Pins an Intel® Stratix® 10 TX-Geräten an?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die RREF_SIPAUX Stiftkontakte haben die gleichen Verbindungsrichtlinien wie andere RREF-Pins auf Intel® Stratix® 10 Geräten, und sollten daher mit einem 2-k-ten Widerstand (±1 %) mit GND verbunden werden.

Lösung

Dieses Problem wird ab version 2020.10.23 Intel® Stratix® 10 Geräte-Pin-Verbindungsrichtlinien behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Stratix® 10 DX FPGA
เอฟพีจีเอ Intel® Stratix® 10 MX
Intel® Stratix® 10 NX FPGA
เอฟพีจีเอ Intel® Stratix® 10 TX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.