Kritisches Problem
Wenn Sie ein VHDL-Simulationsmodell für Ihre CPRI MegaCore generieren Funktion, die auf ein Arria II GZ oder Stratix IV GX Gerät abzielt, Sie kann nicht verwendet werden, um die automatische Rate-Absprache zwischen den beiden zu simulieren CPRI-Leitungsraten von 614,4 Mbit/s und 1228,8 Mbit/s.
Dieses Problem betrifft alle VHDL-Simulationen der CPRI MegaCore-Funktion Modelle mit aktivierter automatischer Absprache, die auf einen Arria II abzielen GZ oder Stratix IV GX Gerät.
Dieses Problem betrifft nur die Simulation.
Dieses Problem hat keine Problemumgehung. So simulieren Sie Absprachen mit automatischer Rate zwischen den beiden CPRI-Leitungsraten von 614,4 Mbit/s und 1228,8 Mbit/s generieren und ein Verilog HDL-Simulationsmodell simulieren.
Dieses Problem wurde in Version 11.1 der CPRI MegaCore-Funktion behoben.