Artikel-ID: 000074159 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.11.2011

Automatische Absprachen über bestimmte Leitungsraten in CPRI IP Core VHDL-Modellen, die auf Arria II GZ und Stratix IV GX-Geräte abzielen, können nicht simuliert werden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie ein VHDL-Simulationsmodell für Ihre CPRI MegaCore generieren Funktion, die auf ein Arria II GZ oder Stratix IV GX Gerät abzielt, Sie kann nicht verwendet werden, um die automatische Rate-Absprache zwischen den beiden zu simulieren CPRI-Leitungsraten von 614,4 Mbit/s und 1228,8 Mbit/s.

    Dieses Problem betrifft alle VHDL-Simulationen der CPRI MegaCore-Funktion Modelle mit aktivierter automatischer Absprache, die auf einen Arria II abzielen GZ oder Stratix IV GX Gerät.

    Dieses Problem betrifft nur die Simulation.

    Lösung

    Dieses Problem hat keine Problemumgehung. So simulieren Sie Absprachen mit automatischer Rate zwischen den beiden CPRI-Leitungsraten von 614,4 Mbit/s und 1228,8 Mbit/s generieren und ein Verilog HDL-Simulationsmodell simulieren.

    Dieses Problem wurde in Version 11.1 der CPRI MegaCore-Funktion behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® IV FPGAs
    Arria® II FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.