Aufgrund der Art der DCFIFO-IP in Intel® Stratix® 10 Gerät können bei der Show-Ahead-Ausgabe oder beim ersten Lesevorgang nach dem Zurücksetzen durch aclr falsche Daten beobachtet werden. Dieses Problem wird nur beobachtet, wenn eine Randbedingung zwischen der Aclr-Deassertion und dem ansteigenden Rdclk-Rand auftritt.
Verwenden Sie "Schaltkreis hinzufügen", um die "aclr"-Eingabe mit der Option "rdclk" aus dem FIFO-Parametereditor zu synchronisieren, oder setzen Sie den READ_ACLR_SYNCH Parameter auf ON.
Siehe auch FIFO Synchronous Clear and Synchronous Clear Effect of Intel® Stratix® 10 Embedded Memory User Guide Version 2020.11.13 und neuer.