Abbildung 5-2 des IP-Compilers für PCI Express® Das Benutzerhandbuch gruppiert Signale in mehrere Kategorien. In der folgenden Liste finden Sie jede Kategorie und falls Signale innerhalb jeder Kategorie hinzugefügt, entfernt oder geändert wurden, wenn sie zu Stratix® V-Geräte.
Komponentenspezifisch: Keine direkte Zuordnung, Signale in dieser Gruppierung wurden geändert oder entfernt.
Reset and Link Training: Keine direkte Zuordnung von Reset-Signalen. Einige Signale im Zusammenhang mit Resets in dieser Kategorie wurden hinzugefügt oder entfernt. Darüber hinaus können sich die Reset-Signaldefinitionen geändert haben.
Neukonfigurations-Block: Diese Schnittstelle ist in StratixV-Geräten nicht vorhanden.
Transceiver-Steuerung: Es bleiben nur reconfig_fromgxb und reconfig_togxb äquivalente Signale. Diese beiden Signale wurden in reconfig_fromxcvr und reconfig_toxrvr umgetauft.
Config (Transaction Layer Configuration): Das Verhalten dieser Schnittstelle hat sich geringfügig geändert sowie die Definition von hpg_ctrler.
Nur PIPE-Schnittstellensimulation:
Nicht-8-Bit-PIPE-Signale: Taktsignale wurden in "Clocking" (Taktsignal) umgetauft und zusätzliche Signale wurden hinzugefügt.
Test-Schnittstelle: Die Zuordnung und Bits, die für diese Schnittstelle verfügbar sind, haben sich geändert.
Eine vollständige Beschreibung des einzelnen Signals in jeder Signalkategorie finden Sie in den folgenden Benutzerhandbüchern:
Benutzerhandbuch für IP-Compiler für PCI-Express
StratixV Hard IP für PCI Express – Benutzerhandbuch
