Artikel-ID: 000074076 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.04.2020

Sind die I/O-Pins des Benutzers während des Wechsels vom Eingangs-Tri-State mit schwachem Pull-up zu LVDS-I/O-Standard in der Initialisierungsstufe bei Stratix® V-Geräten hoch?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja.  Aufgrund der Spezifikationen des Benutzer-I/O-Elements fahren die I/O-Pins des Benutzers während des Wechsels von der Eingabe-Tri-State mit schwachem Pull-up zu LVDS-I/O-Standard in der Initialisierungsstufe in Stratix® V-Geräten hoch.

    Lösung

    Der Zustand der Benutzer-I/O-Pins, die als LVDS-I/O-Standard entwickelt wurden, ändert sich also von schwachem Pull-up zu VCCIO, high state driven von VCCIO, zu LVDS-I/O-Standard in der Initialisierungsphase.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.