Artikel-ID: 000074074 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.11.2020

Warum senden die Kanäle des eSRAM Intel® Stratix® 10 FPGA IP keine korrekten Daten zurück?

Umgebung

    Intel® Quartus® Prime Pro Edition
    On-Chip-Speicher (RAM oder ROM) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn der eSRAM-Intel® Stratix® 10 FPGA IP in Ihrem Design enthalten ist, sehen Sie in einigen Kanälen möglicherweise falsche Daten oder alle "Null"-Daten.

Lösung

Um dieses Problem zu umgehen, schließen Sie die Reset Release Intel® FPGA IP ein und verbinden Sie das nINIT_DONE Ausgabesignal vom Reset Release Intel FPGA IP mit dem Eingangssignal c_sd_n_0 des eSRAM-Intel Stratix® 10 FPGA IP.

 

Diese Informationen finden Sie im Benutzerhandbuch Intel Stratix 10 Embedded Memory.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.