Artikel-ID: 000074063 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.10.2019

Warum kann der PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP nicht der Bank 3A oder 3D zugewiesen werden, wenn die Intel® Stratix® 10 1ST040*, 1SG040* und 1SX040* Geräte verwendet werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund der Beschränkung der Intel® Stratix® 10 1ST040*-, 1SG040*- und 1SX040*-Geräte tritt ein Hardwarefehler auf, wenn Sie den PHY Lite for Parallel Interfaces Intel® Stratix® 10 FPGA IP Bank 3A oder 3D in der Intel® Quartus® Prime Pro Edition-Softwareversion 19.3 zuweisen.

    Lösung

    Um dieses Problem zu vermeiden, weisen Sie den PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP nicht der Bank 3A oder 3D für Intel® Stratix® 10 1ST040*-, 1SG040*- und 1SX040*-Geräte zu.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.