Artikel-ID: 000074032 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.12.2019

Fehler (10170): Verilog HDL-Fehler bei source.sv(7) in der Nähe von Text: "XXX"; erwartet ")

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Software Version 19.1 werden Sie diesen Fehler beobachten, wenn Sie die instanziierte typedef enum in einem Modul mit einem expliziten Nettyp verwenden.

    Lösung

    Um dieses Problem zu umgehen, entfernen Sie den expliziten Nettyp aus der Moduldefinition. Wenn die Verilog-Quelle Teil einer Bibliothek ist und sich nicht ändern kann, verwenden Sie VERILOG_MACRO mit ifdef Anweisung, um den Verilog-Code zu enthalten, der von der Intel® Quartus® Prime Standard Edition Software verarbeitet wird. Der Name des VERILOG_MACRO kann in der Intel Quartus Setting File (.qsf) mit der folgenden Zuweisung definiert werden:

    set_global_assignment -Name VERILOG_MACRO "=1"

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.