Artikel-ID: 000074027 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.12.2016

Fehler: 18496 Die Ausgabe <name> an pin-Position <name> (pad_<number>) zu nahe am PLL-Takteingangsstift () ist (<name>) an der Pin-Position <name> (pad_<number>)</number></name></name></number></name></name>

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Software Version 16.0 und früher kann dieser Fehler auftreten, wenn das MAX® 10 E144 Paketdesign unter Windows BS mit den folgenden Bedingungen kompiliert wird:

    1. Angeschlossenes PLL-Signal (nicht PLL-Eingangs-Taktsignal) mit PLL-Eingangs-Taktstift

    2. Zugewiesener Ausgabestift neben PLL-Eingangs-Taktstift, der mit PLL-Signal verbunden ist (Nicht-PLL-Eingangs-Taktsignal)

    Lösung

    Zur Behebung dieses Problems steht in der Softwareversion Quartus Prime Standard Edition Version 16.1 ein Patch zur Verfügung. Laden Sie Patch 0.01cb über den entsprechenden Link unten herunter und installieren Sie es. Lesen Sie die Readme für weitere Informationen.

     

    Laden Sie die Quartus Prime Standard Softwareversion 16.1 Patch 0.01cb für Windows herunter (.exe)

    Laden Sie die Quartus Prime Standard Softwareversion 16.1 Patch 0.01cb Readme herunter (.txt)

     

    Dieses Problem wurde in der Softwareversion Quartus Prime Standard Version 16.1 Update 2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.