Artikel-ID: 000074014 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.11.2016

Warum ist die Taktphase in meiner MAX 10 PLL-Ausgabe falsch?

Umgebung

    Intel® Quartus® Prime Standard Edition
    PLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Softwareversion Quartus® Prime Standard Edition 16.0 wird die Max®. 10 ALTPLL IP mit Phasenwechseleinstellung einen falschen Wert im TimeQuest Timing Analyzer Taktbericht anzeigen.

Lösung

Dieses Problem wurde in der Softwareversion Quartus Prime Standard Edition Version 16.0 Update 2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® MAX® 10 FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.