Artikel-ID: 000074009 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.12.2016

Warum generiert der OpenCL-Compiler Synthesefehler im Zusammenhang mit Port-Missverhältnissen bei der Anpassung des OpenCL Mainboard-Supportpakets für Arria10?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA SDK for OpenCL™ Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Während die OpenCL-Importkompilierung ausgeführt wird, kann es sein, dass benutzer folgende Fehler aufgrund von Port-Diskrepanzen auftreten

Fehler (18513): Die untergeordnete Partition implementiert kein Ausgabesignal, das von der übergeordneten Partition erforderlich ist

Fehler (18624): Partition enthält einen Ausgabe-Port, der von der übergeordneten Partition ignoriert wird

 

Lösung

Um einen Kernel als Import zu kompilieren, müssen alle globalen Speicher-Ports sowie andere hinzugefügte Schnittstellen zwischen statischer und PR-Region eine zusätzliche Pipeline-Stufe in kernel_system.qsys haben

Dies wird vom OpenCL-Compiler automatisch durchgeführt, wenn addpipe=1 in board_spec.xml angegeben wird.

Hier ein Beispiel:


addpipe="1" />

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.