Artikel-ID: 000074008 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.10.2016

Warum passt meine ALTDQ_DQS2 IP nicht?

Umgebung

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann in der Intel® Quartus® Prime Standard Edition Software auf einem Design mit der ALTDQ_DQS2 IP angezeigt werden. Dieser Fehler tritt auf, wenn das read_write_data_io Signal zurück in Richtung der Kernlogik einspeist:

    Fehler (170143): Der letzte Verbindungsversuch war nicht erfolgreich.

    Info (170138): Das folgende(n) Signal(en) konnte nicht geleitet werden.

    Info (170139): Signal "|altdq_dqs2_:|input_path_gen[*].read_fifo_out[*]"

    Lösung

    Um diesen Fehler zu vermeiden, entfernen Sie die read_write_data_io Signalzufuhr zurück zum Kern. Dieses Feedback zur Kernverbindung ist nicht zulässig.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Stratix® V FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.