Aufgrund eines Problems mit Intel® Quartus® Prime Pro Edition Software, ab Version 19.4, werden die Handoff-Dateien möglicherweise nicht korrekt vom Platform Designer erstellt.
Dieses Problem kann bei Designs beobachtet werden, die ein Intel Agilex® 7 Gerät umfassen, und wenn Peripheriegeräte zum FPGA Fabric gehören.
Um dieses Problem zu beheben, gehen Sie in das tool Intel® Quartus® Platform Designer, instanziieren Sie die HPS IP-Komponente und wenden Sie die folgenden Änderungen an:
1. Gehen Sie zu Pin Mux und Peripherals --> Advanced --> Advanced IP Placement und fügen Sie HPS IO, einschließlich HPS-Takt, hinzu, und klicken Sie auf Auswahl übernehmen
2. Gehen Sie zu Pin Mux and Peripherals --> Advanced --> Advanced FPGA Placement (Erweiterte FPGA platzierung) und fügen Sie Export-FPGA (z. B. SPI Master) hinzu und klicken Sie auf Auswahlen anwenden
3. Gehen Sie zurück zu Pin Mux und Peripherals --> Advanced --> Advanced IP Placement (Erweiterte IP-Platzierung) und klicken Sie erneut auf Auswahl anwenden
* Schritt 3 oben muss jedes Mal ausgeführt werden, wenn ein Benutzer die Seite "Erweitert FPGA Platzierung" ändert, damit die richtigen Handoff-Dateien erstellt und ein Peripherievorgang ausgeführt werden kann.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.1 behoben.