Artikel-ID: 000073967 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.05.2018

Warum kann ich im Intel® Transceiver Toolkit "Einstellungen für den Kanal TX/RX/LINK|*" nicht erfassen, wenn in meinem Stratix®-10-Design mehrere Kacheln verwendet wurden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund des Mangels an korrekten JTAG-Beschränkungen kann der Fehler "Couldn't grab settings for channel TX/RX/LINK|* " im Intel® Transceiver Toolkit angezeigt werden, wenn ein Design geladen wird, das Kanäle auf mehreren Kacheln hat. Aufgrund der Platzierung der nativen PHY-Soft-Logik werden die Probleme am häufigsten beobachtet, wenn sie mehrere native PHY-Instanziierungen auf verschiedenen Kacheln haben.

    Lösung

    Die Lösung besteht darin, den dem Neukonfigurations-Port der nativen PHY zugeführten Neukonfigurations-Takt einzuschränken. Stellen Sie sicher, dass die "altera_reserved_tck" und die mit dem Neukonfigurations-Takt-Port "rcfg_clk" der nativen PHY verbundene Taktfrequenz beide ordnungsgemäß eingeschränkt waren und das Timing innerhalb von TimeQuest bestanden haben. Dieser Takt wird für die Altera Debug Mater Endpoint (ADME) Logik verwendet, die vom Transceiver Toolkit verwendet wird, um Zugang zum CSR-Bereich des Transceivers zu erhalten. Dies wird in Ihrem Auftrag automatisch eingeschränkt, solange Sie über den SDC-Befehl "create_clock" mindestens eine andere Als Taktfrequenz in Ihrem Design angemeldet haben. Um zu überprüfen, ob JTAG automatisch eingeschränkt wurde, sehen Sie sich die Ausgabe von quartus_fit für diese Nachricht an:

    "Hinzufügen von Standard-Timing-Beschränkungen zu JTAG-Signalen.  Dies wird dazu beitragen, grundlegende Funktionalität zu erreichen, da keine solchen Einschränkungen vom Benutzer bereitgestellt wurden."

     

    Alternativ dazu möchten Sie möglicherweise genauer sein und die JTAG-Taktfrequenz manuell einschränken.  Verwenden Sie dazu die von Quartus bereitgestellte SDC-Timing-Vorlage.

     

    (1). Öffnen Sie die SDC-Datei mit Quartus Prime Pro Edition (Datei > Open)

    (2). Klicken Sie mit der rechten Maustaste im SDC-Dateifenster, um das Popup-Menü zu öffnen.

    (3). Wählen Sie "Insert".

     

    (4). Wählen Sie "JTAG Signal Constraint", um Beschränkungen in die SDC-Datei einzufügen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    Intel® Stratix® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.