Artikel-ID: 000073944 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2021

Warum schlägt FPGA Konfiguration von HPS auf Intel® Stratix®10 SX-Geräten fehl, wenn ich Phase 2-Bitstreams im HPS-Boot-ersten Modus konfiguriere?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.3 kann die Phase-2-Bitstream-Core.rbf-Konfiguration von HPS als Teil eines HPS-Boot-ersten Modus bei Designs, die Intel Stratix 10-SX-Geräten ausgerichtet sind®, ausfallen.

    Die folgenden Fehler können angezeigt werden:

    fpga_manager FPGA0: Fehler beim Schreiben von Bilddaten in FPGA
    FPGA-Image konnte nicht geladen werden
    OF: overlay: of_overlay_create: Notifier vor der Anwendung fehlgeschlagen (err=-110)
    create_overlay: Overlay konnte nicht erstellt werden (err=-110)

     

     

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 20.2 und ab behoben.

    Laden Sie zur Behebung dieses Problems die neueste Geräte-Manager-Firmware für die Intel® Quartus® Prime Pro Edition Software 21.1/21.2/21.3/21.4/22.1/22.2/22.3 herunter.

     

    Die neuesten Firmware-Versionen des Geräte-Managers sind über den folgenden Link verfügbar:

    Was ist die neueste Geräte-Firmware für Intel® Agilex™ und Intel® Stratix® 10 Geräte?

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.