Beschreibung
In einem PCIe Root Port mit einem MSI-Design ist die PCIe Hard IP über eine Pipeline Bridge mit einer MSI-GIC IP verbunden.
Wenn Linux mehrere "unerwartete MSI"-Nachrichten druckt, werden Sie beobachten, dass unbeabsichtigte Schreibvorgänge auftreten, die nicht zum MSI-GIC-Slave gehören.
Lösung
Eine Problemumgehung besteht darin, dem PCIe-Master neben dem Vektor-Slave (MSI-GIC IP) einen zweiten Slave hinzuzufügen. Bei diesem Slave kann es sich um einen kleinen On-Chip-Speicher, ein benutzerdefiniertes Register oder etwas anderes handeln.
Wenn ein zweiter Slave und die Verbindungsfunktion "Automate Default Salve Insertion" aktiviert sind, empfängt MSI-GIC diese unbeabsichtigten Schreibvorgänge nicht.