Artikel-ID: 000073880 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.06.2019

Was ist die RGMII-TX_CLK Taktfrequenz-Zeittoleranz in Arria® V Gerätedatenblatt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Datenblatt für Arria® V-Geräte wird der Min/Max-Wert für den TX_CLK Zeitraum nicht in der Zeiteinstellungstabelle für den Ethernet Media Access Controller (ESTACK) im Abschnitt HPS-Spezifikationen angegeben.

    Lösung

    Die Spezifikationen für Tclk Min/Max sind unten als Referenz aufgeführt.

    Symbol

    Beschreibung

    Min

    Tippen

    Max

    Einheit

    Tclk(1000Base-T)

    TX_CLK Taktdauer

    7.2

    8.0

    8.8

    Ns

    Dieses Problem wird voraussichtlich in einer zukünftigen Version des Datenblatts für Cyclone® V/Arria® V-Geräte behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.