Artikel-ID: 000073869 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.06.2018

Warum zeigen die DDR4-Speicherschnittstellensignale Werte von 'hxx in den Wellenformen der Beispiel-Testbench-Simulation?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise sehen Sie Werte von 'hxx in den Wellenformen der Speicherschnittstellensignale während der RTL-Simulation, da die Initialisierung des Speicherinhalts nicht unterstützt wird.

      Lösung

      Als Problemumgehung können ausführliche Nachrichten angezeigt werden, um auf Speicher-Schreib- und Lesevorgänge während der RTL-Simulation hinzuweisen, indem Folgendes aktiviert wird:

      • Vor der Intel® Quartus® Prime Software Pro Version 18.0 überschreiben Sie den Parameter "DIAG_VERBOSE_IOAUX" auf einen Wert von 1 in der von der DDR4 IP generierten "mem_array_abphy"-Datei.
      • Aktivieren Sie in der Intel Quartus Prime Software Pro Version 18.0 und neuer die Option Ausführliche Simulations-Debug-Nachrichten anzeigen unter der Registerkarte Diagnose der DDR4 IP. Alternativ können Sie den Parameter "MEM_ABPHY_VERBOSE" auf den Wert 1 in der von der DDR4 IP generierten "mem_array_abphy"-Datei überschreiben.

      In der Intel Quartus Prime Software Standard-Version werden die ausführlichen Nachrichten immer aktiviert und angezeigt.

      Wenn die Option "Abstrakte PHY für schnelle Simulation" unter der Registerkarte "Diagnose " der DDR4 IP aktiviert ist, wird das externe Speichermodell sowohl in den Intel Quartus Prime Software Pro als auch in den Standardversionen nicht verwendet. Daher werden die Speicherschnittstellensignale immer Werte von 'hxx in den Wellenformen für abstrakte PHY-Simulationen anzeigen.

      Zugehörige Produkte

      Dieser Artikel bezieht sich auf 2 Produkte

      Intel® Arria® 10 FPGAs und SoC FPGAs
      Intel® Stratix® 10 FPGAs und SoC FPGAs

      Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.