Artikel-ID: 000073861 Inhaltstyp: Installation und Setup Letzte Überprüfung: 18.09.2019

Warum zeigt das FPGA SDK für OpenCL Version 19.2 PR-Ausfälle (teilweise Neukonfiguration) bei der Programmierung eines OpenCL-Kernels unter Verwendung Stratix®10 Geräte bestimmter Hostsysteme an?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA-SDK für OpenCL™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Intel® FPGA SDK für OpenCL Version 19.2 können PR-Ausfälle beim Programmieren eines OpenCL-Kernels unter Verwendung Stratix®10 Geräte von bestimmten Hostsystemen aufgrund eines Out-of-Order-DMA-Problems auftreten.

    Lösung

    Um dieses Problem zu beheben, wechseln Sie zurück in den PIO PR-Modus.

    1) Öffnen Sie die Datei unter linux64/driver/hw_pcie_constants.h

    2) ersetzen Sie die Zeile, die den ACL_PR_DMA_VERSIONID auf Folgendes angibt:

    #define ACL_PR_DMA_VERSIONID 0xA0C7C1E6

    3) Danach führen Sie aocl uninstall und aocl install erneut aus, damit der neue Treiber erstellt und bereitgestellt werden soll.

     

    Dieses Problem wird voraussichtlich in einer zukünftigen Version des Intel® FPGA SDK für OpenCL-Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.