Artikel-ID: 000073823 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2015

Timing von Setup-Verletzungen im SerialLite III Streaming IP Core Design-Beispiel

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Das Designbeispiel für SerialLite III Streaming IP Core wird in der Timing-Einrichtung ausgeführt Verletzungen von ACDS Quartus II Version 15.0 aufgrund der Entfernung von Fehlpfaden in der seriallite_iii_streaming_demo.sdc-Datei .

    Lösung

    Manuelles Aktualisieren der seriallite_iii_streaming_demo.sdc mit dem folgende Einschränkung:

    set_false_path [get_cells-Kompatibilität *demo_mgmt*dp_sync_stage_1|o[*]]

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.