Artikel-ID: 000073817 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.06.2012

Übermäßige Warnungen im VHDL-Designbeispiel für Stratix V Hard IP for PCI Express IP Core

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Ausführen der VHDL-Version der Stratix V Hard IP for PCI Express-IP-Designbeispiel in ModelSim führt zu übermäßigen Warnungen des folgenden Typs:

    **Warning: CONV_INTEGER: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, and it has been converted to 0.

    Diese Warnung stammt vom Verkettungs-DMA-Designbeispiel. Sie können Ihr Unternehmen auffüllen.

    Lösung

    Um diese Warnungen zu unterdrücken, fügen Sie den folgenden Befehl zu Ihrem modelsim.ini-Datei:

    StdArithNoWarnings = 1

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.