Artikel-ID: 000073774 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 17.12.2015

Wie wird der PLL-Bruchteilerwert mit der Quartus II Software berechnet, wenn die Altera PLL-Megafunktion verwendet wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Das beigefügte Dokument beschreibt, wie die Quartus® II Software den Parameter PLL Fractional Divison berechnet, wenn sie die Altera® PLL-Megafunktion im Bruchmodus verwendet und wie Sie diesen Wert in die Altera PLL-Megafunktion eingeben können.

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 14 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V E

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.