Artikel-ID: 000073759 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.04.2014

Warum zeigt die Intel® Quartus® II Software fälschlicherweise Kritische Warnung an: Die Timing-Analyse wurde auf Core hps_sdram_p0 mit Quartus® II v13.1 mit einem vorläufigen Timing-Modell und Einschränkungen durchgeführt...

Umgebung

    Intel® Quartus® II Software
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 Update 3 und neuer sehen Sie möglicherweise die folgenden kritischen Warnungen beim Kompilieren eines Cyclone® V SoC HPS-Designs.

Kritische Warnung: Die Timing-Analyse wurde auf Core hps_sdram_p0 mit Quartus II v13.1 mit einem vorläufigen Timing-Modell und Einschränkungen durchgeführt. Sie müssen diese IP in einer zukünftigen Version von Quartus II erneut erstellen, um die Timing-Beschränkungen entsprechend dem Timing-Modus zu aktualisieren.

Die Timing-Modelle sind endgültig für die Cyclone® V SoC-Geräte, wie sie in den ACDS Version 13.1 Update-Versionshinweisen aufgeführt sind:

Altera Komplette Design Suite Version 13.1 Update Versionshinweise

Lösung

Sie dürfen diese kritische Warnung sicher ignorieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Cyclone® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.