Artikel-ID: 000073756 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.10.2013

Warum schlägt die Beispiel-Designsimulation fehl, wenn der UniPHY-Controller mit der Option nur PHY generiert wird?

Umgebung

  • Intel® Quartus® II Software
  • DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Simulation des Beispieldesigns eines UniPHY-Controllers mit der Option "Nur PHY" sind einige Ports in der Controller-*_e0_c0-Instanz nicht verbunden, was zum Fehlschlagen der Simulation führt.

    Lösung

    Die Problemumgehung besteht darin, alle nicht verbundenen Eingangsports in der *_example_sim_e0_c0-Instanz der *_e0.v-Datei auf Null zu binden.

    Dieses Problem wurde in der Quartus® II-Softwareversion 13.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 20 Produkte

    เอฟพีจีเอ Stratix® IV E
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® II GZ
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.