Solche Fehler können auftreten, wenn das Design sowohl die GXB-Transceiver-Kanäle im grundlegenden (PMA-direct) oder deterministischen Modus als auch die LVDS-Kanäle im Soft-CDR-Modus verwendet.
Die Fehler beziehen sich auf den Konflikt der PCLK-Takt-Netzwerkressourcenverteilung zwischen den GXB-Transceiver-Kanälen und den LVDS-Kanälen.
Die folgenden Problemumgehungen können hilfreich sein:
1. Deaktivieren Sie die Transceiver-Schnittstellenuhr Global Signal Assignment im Assignment Editor. Dadurch wird der Transceiver-Takt dazu zwingt, andere Taktressourcen zu nutzen. Taktfrequenzen mit großem Lüfter können Schwierigkeiten haben, das Timing zu erreichen. Sie können versuchen, diese Zuweisung auf die Taktfrequenzen mit kleinerem Lüfter vorzunehmen, um solche Zeitablaufprobleme zu vermeiden.
2. Ändern Sie die Platzierung des Standorts entweder der betroffenen Transceiver-Kanäle oder der LVDS-Kanäle.
Wenn das Problem nicht behoben wird, können Sie einen Serviceantrag stellen: http://mySupport.altera.com