Artikel-ID: 000073704 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.02.2015

Warum kann ich die Parität auf dem Cyclone® V SoC UART nicht erzwingen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Arria® V und Cyclone® V SoC UART bieten nicht die Flexibilität, die Parität zu erzwingen. Daher ist Bit 5 in der UART LCR Registerdokumentation als reserviert ausgegraut.

    Lösung

    Intel hat keinen Plan, diese Funktion für die Cyclone V SoC-Gerätereihe zu unterstützen, ist aber ab Intel® Arria® 10 FPGAs verfügbar.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Intel® Arria® 10 GT SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA
    Arria® V ST SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.