Artikel-ID: 000073685 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 19.02.2014

Wie verwende ich das en4b_addr-Eingangssignal an der ALTASMI_PARALLEL Megafunktion?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Einführung serieller Konfigurationsgeräte mit einer Kapazität von mehr als 128 MB wie dem EPCQ256-Gerät erfordert die Verwendung eines 4-Byte-Adressierungsmodus anstelle des standardmäßigen 3-Byte-Adressierungsmodus.

    Die ALTASMI_PARALLEL-Megafunktion verfügt über ein zusätzliches Eingangssignal, das zu diesem Zweck en4b_addr, wenn sie für ein Konfigurationsgerät mit einer Kapazität von mehr als 128 MB generiert wird.

    Um vom 3-Byte-Adressierungsmodus in den 4-Byte-Adressierungsmodus zu wechseln, müssen Sie das Write Enable Signal (Schlüssel) hoch und en4b_addr Signal für mindestens einen Taktzyklus ziehen.  Nachdem die Megafunktion den Befehl en4b_addr empfängt, wird das "Busy"-Signal bestätigt, um anzuzeigen, dass der Vorgang läuft.

    Abbildung 1 zeigt ein Beispiel, das die Änderung in den 4-Byte-Adressierungsmodus durchführt.

     

    Figure 1

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Arria® V GX
    Konfigurationskomponenten für Intel® FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.