Beschreibung
Möglicherweise sehen Sie die oben beschriebene kritische Warnmeldung oder ähnliches in Intel® Quartus® Prime Pro Edition Softwareversionen 19.3 und früher, wenn ein Design für eine Intel® Stratix® 10 Gerät auf Industrieniveau kompiliert wird, wobei das JESD204B Intel FPGA IP oder JESD204C Intel FPGA IP. Dies liegt daran, dass diese IP nur zwei Register in einer Synchronisierterkette verwendet, die eine unsichere mittlere Betriebsdauer zwischen Ausfall (MTBF) haben könnten, wenn eine Übertragung erfolgt. Die empfohlene Metastabilitätssynchronisierungskette für Intel® Stratix® 10 Geräte beträgt drei.
Lösung
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.