Intel® Transactional Synchronization Extensions (Intel® TSX) Speicher- und Leistungsüberwachungs-Update für Intel® Prozessoren

Das Intel Platform Update (IPU) 2021.2 und neuere Versionen enthalten ein Mikrocode-Update, das sich auf das Verhalten der Intel® Transactional Synchronization Extensions (Intel® TSX) und der Performance Monitoring Unit (PMU) auf den folgenden Prozessoren auswirkt:

Tabelle 1: Von IPU 2021.1-Änderungen an Intel TSX und PMU betroffene Prozessoren

Intel® TSX ist eine Technologie zur Aktivierung von Hardware-Transaktionsspeicher. Die PMU misst Leistungsereignisse mithilfe von Leistungszählern. Weitere Informationen zu Intel® TSX finden Sie in den Webressourcen zu Intel® Transactional Synchronization Extensions. Weitere Einzelheiten zur PMU finden Sie im Abschnitt Leistungsüberwachung im Intel® Software Developer's Manual (Intel® SDM) Volume 3.

Wenn das Mikrocode-Update der IPU 2021.1 und höher angewendet wird, treten die folgenden Änderungen auf den betroffenen Prozessoren auf:

• Intel® TSX sind standardmäßig deaktiviert.
• Der Prozessor erzwingt standardmäßig den Abbruch aller RTM-Transaktionen (Restricted Transactional Memory).
• Es wird ein neues CPUID-Bit CPUID.07H.EDX[11](RTM_ALWAYS_ABORT) aufgelistet, das der aktualisierten Software anzeigt, dass der geladene Mikrocode den RTM-Abbruch erzwingt. Informationen zur CPUID-Anweisung finden Sie im Abschnitt Prozessoridentifizierung und Funktionsbestimmung im Intel® SDM.
• Auf Prozessoren, die RTM-Unterstützung auflisten, werden die CPUID-Enumerationsbits für Intel TSX (CPUID.07H.0H.EBX[11] und CPUID.07H.0H.EBX[4]) nach dem Microcode-Update weiterhin standardmäßig festgelegt.
• Bei Workloads, die von Intel® TSX profitiert haben, kann es zu Leistungsänderungen kommen.
• Die Systemsoftware kann die neue Funktion im Model-Specific Register (MSR) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] verwenden, um die Hardware Lock Elision (HLE) und RTM-Bits zu löschen, um der Software anzuzeigen, dass Intel® TSX deaktiviert ist.

Darüber hinaus wird Intel TSX in zwei weiteren CPUIDs mit IPU 2021.2 standardmäßig deaktiviert.

Tabelle 2: Prozessoren, die von den Änderungen der IPU 2021.2 an der Intel TSX betroffen sind

Wenn der IPU 2021.2-Mikrocode geladen wird, gelten die gleichen Änderungen, die auf die Prozessoren in Tabelle 1 angewendet wurden, auch für die in Tabelle 2 aufgeführten Prozessoren, mit zwei Unterschieden:

• Die PMU auf diesen Prozessoren ist von dem Microcode-Update nicht betroffen.
• Auf diesen Prozessoren verwendet die Systemsoftware möglicherweise ein Bit im Model-Specific Register (MSR) 0x122 TSX_CTRL[TSX_CPUID_CLEAR], um die Hardware Lock Elision (HLE) und RTM CPUID-Bits zu löschen, um der Software anzuzeigen, dass Intel TSX deaktiviert ist.

The Performance Monitoring Impact of Intel® Transactional Synchronization Extension Memory Ordering Issue (PDF) enthält Details zu den Verhaltensänderungen bei Intel TSX und PMU aufgrund des aktualisierten Mikrocodes in IPU 2021.1 und späteren Versionen und ist ein Leitfaden für PMU-Treiberentwickler und Entwickler von Performance-Tools. Intel geht nicht davon aus, dass sich dieses Microcode-Update auf Benutzer auswirken wird, die die PMU nicht oder nur aktualisierte PMU-Treiber und -Tools verwenden. Einige fortgeschrittene Benutzer von Performance Monitoring (Perfmon) müssen möglicherweise ihre Erfassungsskripte und -methoden ändern. Das Intel® Transactional Synchronization Extension (Intel® TSX) Disable Update for Selected Processor Technical Paper (PDF) enthält Details zu den Änderungen des Intel TSX Verhaltens aufgrund des aktualisierten Mikrocodes in IPU 2021.2. Dieses technische Dokument sollte auch von Entwicklern überprüft werden, die Intel® Software Guard Extensions verwenden (Intel® SGX).

Hinweis: Für PDF-Dateien benötigen Sie den Adobe Acrobat Reader*.