Intel® Transactional Synchronization Extensions (Intel® TSX) Speicher- und Performance-Monitoring-Update für Intel® Prozessoren
Intel Platform Update (IPU) 2021.2 und neuere Versionen umfassen ein Microcode-Update, das sich auf das Verhalten der Intel® Transactional Synchronization Extensions (Intel® TSX) und Performance Monitoring Unit (PMU) auf den folgenden Prozessoren auswirkt:
Tabelle 1: Von der IPU 2021.1 Änderungen an Intel TSX und PMU betroffene Prozessoren
| Produktfamilienmodell | Stepping | Prozessorfamilien/Prozessornummern |
| 06_4EH, 06_5EH | Alle | Intel® Core™ Prozessoren der 6. Generation und Intel® Xeon® E3-1500m v5 Prozessoren und E3-1200 v5 Prozessoren basierend auf Skylake Mikroarchitektur |
| 06_8EH | < =0xB | Intel® Core™ Prozessoren der 7./8. Generation und Intel® Pentium® Prozessoren basierend auf Kaby Lake/Coffee Lake/Whiskey Lake Mikroarchitektur |
| 06_9EH | < =0xC | Intel® Core™ Prozessoren der 8./9. Generation und Intel® Pentium® Prozessoren, die auf Coffee Lake Mikroarchitektur basieren |
Intel® TSX ist eine Technologie, die den Transaktionsspeicher der Hardware ermöglicht. Das PMU misst Leistungsereignisse mitHilfe von Leistungszählern. Weitere Informationen zu Intel® TSX finden Sie in den Webressourcen über Intel® Transactional Synchronization Extensions. Weitere Einzelheiten zur PMU finden Sie im Abschnitt Performance Monitoring im Intel® Software Developer's Manual (Intel® SDM) Volume 3.
Wenn das IPU 2021.1 und neuere Microcode-Update angewendet wird, treten die folgenden Änderungen auf den betroffenen Prozessoren auf:
- Intel® TSX ist standardmäßig deaktiviert.
- Der Prozessor zwingt standardmäßig dazu, alle Transaktionen mit eingeschränktem Transaktionsspeicher (Restricted Transactional Memory, RTM) abzubrechen.
- Ein neues CPUID-Bit CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) wird aufzählt, was auf aktualisierte Software hindeuten soll, dass der geladene Mikrocode den RTM-Abort erzwingt. Informationen zur CPUID-Anweisung finden Sie im Abschnitt Prozessoridentifizierung und Funktionsbestimmung im Intel® SDM.
- Bei Prozessoren, die die Unterstützung für RTM aufzählen, werden die CPUID-Aufzählbits für Intel TSX (CPUID.07H.0H.EBX[11] und CPUID.07H.0H.EBX[4]) nach dem Mikrocode-Update weiterhin standardmäßig festgelegt.
- Workloads, die von Intel® TSX profitieren, können eine Leistungsänderung erfahren.
- Die Systemsoftware kann die neue Funktionalität im Modellspezifischen Register (MSR) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] verwenden, um die Hardware Lock Komplexität (LÄUFT) und RTM-Bits zu löschen, um der Software anzuzeigen, dass Intel® TSX deaktiviert ist.
Darüber hinaus werden Intel TSX standardmäßig in zwei zusätzlichen CPUIDs mit IPU 2021.2 deaktiviert.
Tabelle 2: Von der IPU 2021.2 betroffene Prozessoren Änderungen an Intel TSX
| Produktfamilienmodell | Stepping | Prozessorfamilien/Prozessornummern |
| 06_8EH | 0xC | Intel® Core™ Prozessoren der 8./10. Generation, Intel® Pentium™ Prozessoren und Intel® Celeron® Prozessoren, die auf Whiskey Lake, Comet Lake und Amber Lake Mikroarchitektur basieren |
| 06_9EH | 0xD | Intel® Core™ Prozessoren der 9. Generation und Intel® Xeon® E Prozessoren basierend auf Coffee Lake H-Mikroarchitektur |
Wenn die IPU 2021.2 Mikrocode geladen wird, gelten die gleichen Änderungen, die für die Prozessoren in Tabelle 1 angewendet wurden, auch für die in Tabelle 2 aufgeführten Prozessoren, mit zwei Unterschieden:
- Die PMU auf diesen Prozessoren ist vom Microcode-Update nicht betroffen.
- Auf diesen Prozessoren kann die Systemsoftware in der MSR-0x122 (Model-Specific Register) TSX_CTRL[TSX_CPUID_CLEAR] etwas verwenden, um die Hardware Lock Entsperrung () und RTM CPUID-Bits zu löschen, um der Software anzuzeigen, dass Intel TSX deaktiviert ist.
Die Performance Monitoring Impact of Intel® Transactional Synchronization Extension Memory Ordering Issue (PDF) liefert Details zu den Änderungen des Intel TSX- und PMU-Verhaltens aufgrund des aktualisierten Mikrocodes in der IPU 2021.1 und neueren Versionen und ist ein Leitfaden für PMU-Treiberentwickler und Performance-Tool-Entwickler. Intel geht nicht davon aus, dass sich dieses Microcode-Update auf Benutzer auswirkt, die die PMU nicht verwenden oder die nur aktualisierte PMU-Treiber und -Tools verwenden. Einige fortgeschrittene Benutzer von Performance Monitoring (Perfmon) müssen möglicherweise ihre Sammlungsskripte und Methoden ändern. Die Intel® Transactional Synchronization Extension (Intel® TSX) Disable Update for Selected Processor Technical Paper (PDF) liefert Details zu den Intel TSX Verhaltensänderungen aufgrund des aktualisierten Mikrocodes in der IPU 2021.2. Dieses Technische Paper sollte auch von Entwicklern geprüft werden, die Intel® Software Guard Extensions (Intel® SGX) verwenden.
Hinweis: PDF-Dateien erfordern Adobe Acrobat Reader*
