Intel® Transactional Synchronization Extensions (Intel® TSX) Speicher- und Performance-Monitoring-Update für Intel® Prozessoren

Dokumentation

Produktinformationen und Dokumente

000059422

09.02.2022

Intel Platform Update (IPU) 2021.2 und neuere Versionen umfassen ein Microcode-Update, das sich auf das Verhalten der Intel® Transactional Synchronization Extensions (Intel® TSX) und Performance Monitoring Unit (PMU) auf den folgenden Prozessoren auswirkt:

ProduktfamilienmodellSteppingProzessorfamilien/Prozessornummern
06_55H< = 5Skalierbare Intel® Xeon® Prozessorreihe der 1. Generation und Intel® Xeon® Prozessoren der Produktfamilie D basierend auf Skylake-Mikroarchitektur
06_4EH, 06_5EHAlleIntel® Core™ Prozessoren der 6. Generation und Intel® Xeon® E3-1500m v5 Prozessoren und E3-1200 v5 Prozessoren auf Basis der Skylake Mikroarchitektur
06_8EH< =0xBIntel® Core™ Prozessoren der 7./8. Generation und Intel® Pentium® Prozessoren, die auf Kaby Lake/Coffee Lake/Whiskey Lake Mikroarchitektur basieren
06_8EH0xCIntel® Core™ Prozessoren der 8. Generation, Intel® Pentium® Prozessoren und Intel® Celeron® Prozessoren basierend auf Whiskey Lake, Comet Lake und Amber Lake Mikroarchitektur
06_9EH< =0xCIntel® Core™ Prozessoren der 8./9. Generation und Intel® Pentium® Prozessoren, die auf Coffee Lake Mikroarchitektur basieren
06_9EH0xDIntel® Core™ Prozessoren der 9. Generation und Intel® Xeon® E Prozessoren basierend auf Coffee Lake H-Mikroarchitektur

Intel TSX ist eine Technologie, die den Transaktionsspeicher der Hardware ermöglicht. Das PMU misst Leistungsereignisse mitHilfe von Leistungszählern. Weitere Informationen zu Intel TSX finden Sie in den Webressourcen über Intel® Transactional Synchronization Extensions. Weitere Einzelheiten zur PMU finden Sie im Abschnitt Performance Monitoring im Intel Software Developer's Manual (Intel® SDM) Volume 3.

Wenn das IPU 2021.2 Mikrocode-Update angewendet wird, treten die folgenden Änderungen auf den betroffenen Prozessoren auf:

  • Intel TSX ist standardmäßig deaktiviert.
  • Der Prozessor zwingt standardmäßig dazu, alle Transaktionen mit eingeschränktem Transaktionsspeicher (Restricted Transactional Memory, RTM) abzubrechen.
  • Ein neues CPUID-Bit CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) wird aufzählt, was auf die aktualisierte Software hindeuten soll, dass der geladene Mikrocode den RTM-Abort erzwingt. Informationen zur CPUID-Anweisung finden Sie im Abschnitt Prozessoridentifizierung und Funktionsbestimmung im Intel SDM.
  • Bei Prozessoren, die die Unterstützung für RTM aufzählen, werden die CPUID-Aufzählbits für Intel TSX (CPUID.07H.0H.EBX[11] und CPUID.07H.0H.EBX[4]) nach dem Microcode-Update standardmäßig weiterhin eingestellt.
  • Workloads, die von Intel TSX profitieren, können zu Leistungsänderungen kommen.
  • Die Systemsoftware kann ein neues Bit in der MSR-0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] Funktion verwenden, um die Hardware Lock Entbindungs- und RTM-Bits zu löschen, um der Software anzuzeigen, dass Intel TSX deaktiviert ist.

Die Intel® Transactional Synchronization Extension (Intel® TSX) Disable Update for Selected Processor Technical Paper (PDF) liefert Details zu den Änderungen des Intel TSX- und PMU-Verhaltens aufgrund des aktualisierten Mikrocodes in der IPU 2021.2 und neueren Versionen und ist ein Leitfaden für PMU-Treiberentwickler und Performance-Tool-Entwickler. Intel geht nicht davon aus, dass sich dieses Microcode-Update auf Benutzer auswirkt, die die PMU nicht verwenden oder die nur aktualisierte PMU-Treiber und -Tools verwenden. Einige fortgeschrittene Benutzer von Performance Monitoring (Perfmon) müssen möglicherweise ihre Sammlungsskripte und Methoden ändern. Dieses Technische Paper sollte auch von Entwicklern geprüft werden, die Intel® Software Guard Extensions (Intel® SGX) verwenden.

Hinweis: PDF-Dateien erfordern Adobe Acrobat Reader*