Whitepaper über die bedingte Code-Erratum im Überblick für Intel® Prozessoren

Dokumentation

Produktinformationen und Dokumente

000055650

11.02.2020

Beginnend mit der zweiten Generation der Intel® Core™ Prozessoren und Intel® Xeon® Prozessoren der Produktreihe E3-1200 (Codename Sandy Bridge) und neueren Prozessorreihen führt die Intel® microarchitecture eine Mikroarchitekturstruktur mit dem Namen Decodiertes ICache (wird auch als decodierter Streaming-Puffer oder DSB bezeichnet).

Der decodierte ICache speichert dekodierte Anweisungen, die als Micro-Ops (μops) bezeichnet werden, aus der Legacy-Decode-Pipeline. Wenn der Prozessor das nächste Mal auf denselben Code zugreift, liefert der decodierte ICache die μops direkt, was die Ausführung des Programms beschleunigt.

Bei einigen Intel® Prozessoren gibt es ein Erratum (SKX102), das unter komplexen Mikroarchitektur-Bedingungen auftreten kann, bei denen Sprungbefehle über 64-Byte-Grenzen hinweg (Cross-Cache-Zeilen) reichen.  Ein Microcode-Update (MCU) kann dieses Erratum verhindern.

Weitere Informationen zu diesem Erratum, z. b. zum Abrufen der MCU und einer Liste der Nummernserien der Prozessorreihen und Prozessoren, finden Sie im Whitepaper zu Jump Conditional Code Erratum (anbei unten).

Hinweis
  • Es sind nicht alle Produktnamen/SKUs im Rahmen einer Reihe betroffen.  So sind beispielsweise nicht alle Modelle der Intel® Core™ X-Series Prozessoren betroffen.  Weitere Informationen finden Sie im Abschnitt "betroffene Prozessoren" der angehängten PDF-Datei.
  • Wenn der GitHub * -Link nicht über die für Ihr System benötigten Informationen verfügt, wenden Sie sich bitte an Ihren Systemhersteller, um das neueste Update zu erhalten.

Whitepaper zur Reduzierung des bedingten Code-Erratum von Jump (PDF)PDF icon

Größe: 362 KB
Datum: November 2019

Hinweis: PDF-Dateien erfordern Adobe Acrobat Reader*.