Pinbelegung für dieIntel® Edison Rechenmodul

Dokumentation

Fehlerbehebung

000006090

11.11.2017

Die Intel® Edison Rechenmodul ist entworfen, um die Barrieren der Einreise für alle Prototypen und Herstellung von viel und Wearable Computing-Produkte zu senken.

Da die Platzersparnis in tragbaren Designs wichtig ist, ist die Intel® Edison-Schnittstelle mit Endbenutzersystemen über einen Hirose 70-poligen DF40-Serien-Header-Anschluss verbunden. Die Tabelle zeigt die PIN-Belegung des 70-poligen Anschlusses.

PIN-NummerPin-Name PIN-NummerPin-Name
1GND 36RESET_OUT #
2VSYS 37GP182_PWM2
3USB_ID 38Nicht
4VSYS 39GP183_PWM3
5GND 40Nicht
6VSYS 41GP19_I2C_1_SCL
7MSIC_SLP_CLK 42GP15
83,3 v 43GP20_I2C_1_SDA
9GND 44GP84_SD_0_CLK_FB
103,3 v 45GP27_I2C_6_SCL
11GND 46GP131_UART_1_TX
121.8 v 47GP28_I2C_6_SDA
13GND 48GP14
14DCIN 49Nicht
15GND 50GP42_I2S_2_RXD
16USB_DP 51GP111_SPI_2_FS1
17PWRBTN # 52GP40_I2S_2_CLK
18USB_DN 53GP110_SPI_2_FS0
19Fehler 54GP41_I2S_2_FS
20USB_VBUS 55GP109_SPI_2_CLK
21PSW 56GP43_I2S_2_TXD
22GP134_UART_2_RX 57GP115_SPI_2_TXD
23V_BAT_BKUP 58GP78_SD_0_CLK
24GP44 59GP114_SPI_2_RXD
25GP165 60GP77_SD_0_CD #
26GP45 61GP130_UART_1_RX
27GP135_UART_2_TX 62GP79_SD_0_CMD
28GP46 63GP129_UART_1_RTS
29Nicht 64GP82_SD_0_DAT2
30GP47 65GP128_UART_1_CTS
31RCVR_MODE 66GP80_SD_0_DAT0
32GP48 67OSC_CLK_OUT_0
33GP13_PWM1 68GP83_SD_0_DAT3
34GP49 69FW_RCVR
35GP12_PWM0 70GP81_SD_0_DAT1

Dieses Bild ruft die Positionen von Pin 1 (roter Pfeil) und PIN 70 (gelber Pfeil) auf. Die Positionen der anderen Pins Folgen einer hin-und-her-Muster, mit Pin 2 wird direkt über PIN 1, und Pin 69 ist direkt über PIN 70.
locations of Pin 1 (red arrow) and Pin 70 (yellow arrow)

 

Weitere Informationen zur Intel® Edison Compute Module finden Sie unter: