Platform Designer

Der Platform Designer ist das Systemintegrationswerkzeug der nächsten Generation in der Intel® Quartus® Prime Software. Der Platform Designer spart beim FPGA-Designprozess viel Zeit und Mühe, indem er automatisch eine Verbindungslogik generiert, um Funktionen und Subsysteme des geistigen Eigentums (IP) zu verbinden. Der Platform Designer verwendet ein leistungsstarkes hierarchisches Framework, um schnelle Reaktionszeiten für die Verbindung großer Systeme zu bieten und gleichzeitig Blackbox-Entitäten zu unterstützen. Dadurch kann der Platform Designer schnelle Reaktionszeiten beim Öffnen von Systemen und beim Erstellen neuer Verbindungen bieten, indem er IP-Blöcke neu generiert oder bearbeitet, die sich geändert haben. Das neue Platform Designer-Tool unterstützt auch eine Vielzahl von Design-Eingabemethoden, wie z. B. RTL-Sprachen (Register Transfer Level), blockbasierte Design-Eingabe, Schaltplan-Eingabe und Blackboxen.

Der Platform Designer in der Intel Quartus Prime Pro Edition Software erweitert die Benutzerfreundlichkeit, Flexibilität und Leistung des standardmäßigen Platform Designer-Systemdesign-Tools. Unser Schulungskurs, Systemdesign mit Platform Designer, untersucht die Unterschiede zwischen den Intel Quartus Prime Standard- und Pro Edition-Softwareversionen der Tools und konzentriert sich dabei auf die Platform Designer-Unterstützung für generische Komponenten in der Pro Edition – die Idee, dass jede Komponente in einem Systemdesign im Wesentlichen eine Blackbox ist, die durch ihre Benutzeroberfläche definiert wird und Signalverbindungen zum Rest des Systems. Eine solche Trennung von Komponenten aus dem Systemdesign hilft beim teambasierten Design und der Versionskontrolle. Sie lernen die neuen Funktionen des Tools kennen, die generische Komponenten unterstützen, und erfahren, wie Sie die Integrität eines Systems überprüfen.

Der Platform Designer unterstützt neue Funktionen, die bei der Design-Portabilität erheblich helfen. Sie können jetzt:

  • Ermöglichen Sie den Transport von Kohärenzsignalen von Intel® Agilex™ und Intel® Stratix® 10 FPGA HPS-Schnittstellen (Hard Processor System) über ACE-Lite-Unterstützung zu IP.
  • Generieren Sie hierarchische Simulationsskripte durch Referenzieren von Simulationsinformationen seiner Subsysteme und IP-Komponenten, ohne die Systemhierarchie zu durchqueren.
  • Verwenden Sie die Verilog-Syntax, um Ports im Platform Designer mit Konnektivität auf Kabelebene zu verbinden.
  • Integrieren Sie IP-Komponenten, die SystemVerilog-Schnittstellen verwenden, in Platform Designer-Systeme.
  • Erleben Sie eine deutliche Reduzierung der Regenerationszeit für IP-Upgrades
  • Weitere Details zu all diesen Funktionen finden Sie im Platform Designer-Benutzerhandbuch.

Sehen Sie sich auch das Übersichtsvideo zu Platform Designer an, das Sie durch den Prozess der Verwendung des Tools führt.

Platform Designer (Standard / Plattform Designer Pro)

Plattform Designer (Standard) / Platform Designer Pro Vorteile

Schnellere Entwicklung

  • Einfach zu bedienende GUI-Schnittstelle ermöglicht eine schnelle Integration zwischen IP-Funktionen und Subsystemen
  • Automatische Generierung der Verbindungslogik (Adress-/Datenbusverbindungen, Busbreitenanpassungslogik, Adressdecoderlogik, Arbitrierungslogik usw.)
  • Verfügbarkeit von Plug-and-Play Kompatibilität der IP mit dem Plattform Designer. (Hinweis: Platform Designer-Pro-Compliance ist nicht für alle IP verfügbar)
  • Unterstützt das Mischen verschiedener Industriestandard-Schnittstellen, einschließlich Avalon®-, Arm AMBA AXI-, AMBA APB- und AMBA AHB-Schnittstellen.
  • Automatische HDL-Generation Ihres Systems
  • Der hierarchische Design-Flow ermöglicht skalierbare Designs, teambasierte Designs und maximiert die Wiederverwendung von Designs
  • Migrationsablauf zu Platform Designer (gilt nicht für Platform Designer Pro) für SOPC Builder-Designs (Demo anzeigen)

Schnellerer Timing-Abschluss

  • High-Performance Platform Designer (Standard) Interconnect basierend auf der NoC-Architektur und automatischem Pipelining bietet eine höhere Leistung im Vergleich zur System Interconnect Fabric von SOPC Builder (Demo anzeigen)
  • Möglichkeit, die Aggressivität des automatischen Pipelinings zu steuern, um die Systemanforderungen von fMAX und Latenzzeiten zu erfüllen

Schnellere Verifizierung

  • Möglichkeit, Ihre Simulation schneller zu starten mit automatischer Testbench-Generierung und durch Verwendung der Verifikations-IP-Suite
  • Schnelleres Board-Bring-Up mit System Console durch Senden von Lese- und Schreibtransaktionen in ein Live-System (Demo anzeigen)

Tests messen die Leistung von Komponenten bei einem bestimmten Test und mit bestimmten Systemen. Unterschiede in der Hardware, der Software oder der Konfiguration des Systems beeinflussen die tatsächliche Leistung. Wer vor dem Kauf die Leistungsfähigkeit bewerten möchte, sollte hierzu andere Informationsquellen heranziehen. Ausführlichere Angaben über die Leistung und Benchmarkergebnisse finden Sie unter www.intel.com/benchmarks.