DSP-Builder für Intel® FPGAs
Überblick
Funktionsmerkmale
Bietet Benutzerfreundlichkeit
- Führen Sie eine Migration des Drucktastendesigns zum gehärteten Fest- und Gleitkomma-DSP-Block in Arria® 10, Stratix® 10 und Agilex™ Gerätefamilien durch.
- Generieren Sie automatisch Projekte und Verifizierungsskripte für die Quartus® Prime Design Software, Timing Analyzer, Platform Designer und Questa*-Intel® FPGA Edition.
- Generieren Sie Ressourcennutzungstabellen für Ihre Designs, ohne dass eine Quartus® Prime-Kompilierung erforderlich ist.
Reduzierung der Zeit bis zum Designerfolg
- Durchführung von Syntheseoptimierungen auf hoher Ebene, automatischem Einfügen und Ausbalancieren von Pipelines sowie gezieltem Hardware-Mapping.
- Verwenden Sie eine vom Entwickler festgelegte Systemtaktbeschränkung, um das automatische Pipelining und das Zeitmultiplex/Falten zu steuern.
- Zugriff auf hochgradig konfigurierbare FFTs, FIRs und erweiterte mathematische Funktionen.
- Importieren Sie RTL in Ihre MathWorks MATLAB/Simulink-Umgebung zur Co-Simulation und Codegenerierung.
- Erstellen Sie benutzerdefinierte Prozessorarchitekturen für arithmetische Logikeinheiten (ALU) aus einem flachen Datenratendesign mit ALU-Faltung.
Einstieg
Erforderliche Reihenfolge der Installation:
- MathWorks, MATLAB und Simulink.
- Quartus® Prime Design-Software.
- DSP Builder for Intel® FPGAs.
Schritt 1
DSP Builder for Intel FPGAs erfordert die Software MathWorks. Erfahren Sie , wie Sie Ihre DSP Builder-Lizenz zu Ihrer MATLAB-Installation hinzufügen.
Wenden Sie sich an MathWorks, um eine 30-tägige Testlizenz für die Software zu erhalten.
Tool-Integration
Simulink (Mathworks)
DSP Builder ist mit anderen Simulink-Blocksätzen kompatibel. Sie können den grundlegenden Simulink-Blocksatz verwenden, um interaktive Testbenches zu erstellen, mit denen Sie das Verhalten Ihres DSP Builder-Designs mit einem von Ihnen bereitgestellten Referenzergebnis vergleichen können.
Quartus® Prime Design Software
DSP Builder ermöglicht es Ihnen, schnelle, leistungsstarke DSP-Datenpfade mit automatischer Pipeline-Registereinfügung zu erstellen. Anschließend verwenden Sie die Quartus Prime-Designsoftware, um die Synthese und den Place-and-Route-Prozess für Ihr Zielgerät FPGA abzuschließen.
Platform Designer
DSP Builder erstellt für jedes Design eine Conduit-Schnittstelle und eine Komponentenbeschreibungsdatei (hw.tcl). DSP Builder erstellt eine speicherzugeordnete Schnittstelle nur, wenn das Design Schnittstellenblöcke oder externe Speicherblöcke enthält. DSP Builder kann auch eine Avalon® Streaming-Schnittstelle erstellen. Die Datei hw.tcl kann den Prozessorbus für die Verbindung mit Platform Designer verfügbar machen.
Questa*-Intel® FPGA Edition Software
Wenn sich die ausführbare Questa-Datei in Ihrem Pfad befindet, können Sie den Questa-Simulator aus DSP Builder heraus ausführen. Der automatische Testbench-Flow generiert und führt ein Testskript aus, mit dem Sie die Simulink-Simulationsergebnisse mit der Ausgabe des RTL-Simulators vergleichen können, der die generierte HDL simuliert.
Support
Dokumentationsunterstützung
Lesen Sie die DSP-Dokumentation, um weitere Informationen zu erhalten.
Support für Lizenzierung
Informationen zum Lizenzierungssupport finden Sie im Intel® FPGA Licensing Support Center.
DSP IP Cores
Durchsuchen Sie die verfügbaren DSP-IPs.
Weitere Ressourcen
Herunterladen
Holen Sie sich die komplette Suite der Altera® FPGA-Designtools und -Software.
Lizenzierung
Erfahren Sie mehr darüber, wie Sie eine Lizenzdatei erhalten, eine Lizenz einrichten, Lizenzprobleme lösen oder Lizenzinformationen ändern.
Kaufen
Finden Sie lokale Distributoren, die Sie beim Kauf von Altera® FPGA Software unterstützen können.
Schulung
Auf dieser Seite werden alle derzeit verfügbaren Online- und von Kursleitern geführten Schulungen aufgelistet.