Blockbasierte Design-Flows

Überblick

Die Intel® Quartus® Prime Pro Edition Software bietet blockbasierten Design-Flow. Es gibt zwei Arten – die inkrementelle blockbasierte Kompilierung und die Designblock-Wiederverwendungsabläufe, die es Ihrem geografisch unterschiedlichen Entwicklungsteam ermöglichen, an einem Design zusammenzuarbeiten.

Schnellerer Timing-Abschluss mit inkrementellem blockbasiertem Kompilierungsablauf

Teammitglieder können das Design in Segmente gliedern, dann individuell entwickeln und Timing Closure für jede Partition des Designs erreichen. Das Zusammenführen des globalen Designs ist einfach, da jeder Block seine Platzierung und sein Timing beibehält.

Mit diesen Funktionen können Sie den Inhalt einer Partition beibehalten, leeren oder exportieren. Eine Partition, die aufbewahrt, geleert oder exportiert wurde, wird als Designblock bezeichnet. Die Verwendung von Designblöcken führt in die Konzepte der blockbasierten Kompilierung und der Wiederverwendung von Designblöcken ein.

Bei der inkrementellen blockbasierten Kompilierung wird eine Partition innerhalb eines Projekts erhalten oder geleert. Dies funktioniert mit Kerntrennwänden und erfordert keine zusätzlichen Dateien oder Grundrisse. Die Partition kann geleert, in Quell-, Synthese- und Final-Snapshots aufbewahrt werden.

Einfachere Zusammenarbeit mit Designblock-Wiederverwendungsfluss

Der Flow zur Wiederverwendung von Designblöcken ermöglicht es Ihnen, einen Block eines Designs in einem anderen Projekt wiederzuverwenden, indem Sie eine Partition erstellen, beibehalten und exportieren. Mit dieser Funktion können Sie eine saubere Übergabe von zeitlich geschlossenen Modulen zwischen verschiedenen Teams erwarten. Es gibt Ihnen auch die Flexibilität, Timing-Closed-Blöcke, vorgefertigte Komponenten oder sogar geistiges Eigentum (IP) von Drittanbietern zu platzieren.

In diesem Ablauf werden zwei Arten der Blockwiederverwendung unterstützt – Kernlogikpartition und Peripheriepartition. Der Periphery Reuse Flow ermöglicht es Ihnen, eine platzierte und geroutete Peripherie (einschließlich I/O, HSSIO, PCIe*, Phase-Locked Loops (PLLs) sowie Kernressourcen) wiederzuverwenden und einen leeren (flexiblen) Entwicklungsbereich für andere Designer offenzulassen. Der leere Bereich wird durch eine spezielle Trennwand definiert, die ein Loch in der Peripherie erzeugt. Dieses Loch kann später von einem anderen Team entwickelt werden.