Artikel-ID: 000082701 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.10.2015

Der Technology Map Viewer (Post-Mapping) lädt den Schaltplan der Design-Netliste nicht, nachdem die Analyse und Synthese abgeschlossen ist.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In der Quartus II Softwareversion 15.0 kann der Technology Map Viewer (Post-Mapping) den Schaltplan Ihrer Design-Netlist nicht laden, wenn Analysis & Synthesis oder die vollständige Designkompilierung abgeschlossen ist. Der Fehler tritt auf, weil der Partitionszusammenführungsprozess wurde nicht ausgeführt.

    Lösung

    Um die Partitionszusammenführung auszuführen, navigieren Sie zu Processing > Start > Start Partition Merge , sobald Analysis &Synthese abgeschlossen ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.