10-FPGA-Entwickler-Center Intel® Stratix®
Das FPGA Developer Center ist in Branchenstandardphasen aufgeteilt, wodurch Sie verschiedene Ressourcen erhalten, um Ihr Intel® FPGA-Design zu vervollständigen. Jeder Designschritt ist in den erweiterbaren Unterabschnitten mit Links detailliert, mit denen Sie die verschiedenen Geräte der Generation 10 auswählen und zwischen ihnen wechseln können.
1. Geräteinformationen
Dokumentation
2. Schnittstellenprotokoll
Dokumentation
Anwendungshinweise |
---|
Andere serielle IP |
AN 804: Implementierung von ADC- Intel® Stratix 10 Multi-Link-Design mit JESD204B RX IP-Core |
Benutzerhandbücher |
---|
Transceiver-PHY |
Benutzerhandbuch für Intel® Stratix® 10 L- und H-Tile Transceiver PHY |
Benutzerhandbücher |
---|
Digitale Signalverarbeitung (DSP) |
Benutzerhandbuch für DEN ZWEITEN IP-Core-PROZESSOR VON IMMER NOCH NICHT MEHR |
Benutzerhandbuch für Festpunkt-IP-Kerne (ALTERA_FIXEDPOINT_FUNCTIONS) |
Benutzerhandbuch für Hochgeschwindigkeits-Reed-Solomon IP Core |
Benutzerhandbücher |
---|
Eingebettet |
Benutzerhandbücher |
---|
Audio und Video |
Benutzerhandbücher für Designbeispiele |
---|
PCI-Express* |
Intel® Stratix® 10-Avalon®-MM-Hard-IP für PCIe* – Beispiel-Benutzerhandbuch |
Benutzerhandbuch Intel Stratix 10 Avalon-ST Hard IP for PCIe Design Example |
Schnellstart-Videos |
---|
Andere serielle IP |
Intel FPGA JESD204B IP-Schnellstart-Video |
Referenzdesigns |
---|
PCI-Express* |
3. Designplanung
Dokumentation
Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise |
---|
Erste Schritte im Benutzerhandbuch: Intel® Quartus® Prime Pro Edition |
Benutzerhandbuch für Platform Designer: Intel Quartus Prime Pro Edition |
4. Designeingabe
Dokumentation
Die Intel® Quartus® Prime Pro Edition Software bietet eine ausgereifte Version, mit der Sie Ihre Designs mit maximaler Flexibilität aufrufen können. Wenn Sie neu in diesen Sprachen sind, können Sie Online-Beispiele oder integrierte Vorlagen verwenden, um Loszulegen.
Die Intel Quartus Prime Pro Edition Software bietet Verilog- und VHDL-Vorlagen von häufig verwendeten Strukturen. Weitere Informationen zur Verwendung dieser Vorlagen finden Sie im Abschnitt "Verwendung bereitgestellter HDL-Vorlagen" im Intel Quartus Prime Pro Handbuch.
Die Intel® Quartus® Prime Design-Software wird auch mit Intel® High Level Synthesis Compiler bereitgestellt, die eine C++ Funktion in eine RTL-Implementierung integriert, die für Intel® FPGA Produkte optimiert ist.
5. Simulation und Verifizierung
Dokumentation
6. Implementierung und Optimierung
Dokumentation
7. Timing-Analyse
Dokumentation
Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise |
---|
Benutzerhandbuch für Timing Analyzer (Intel® Quartus® Prime Pro Edition) |
AN 366: Verstehen des I/O-Ausgabe-Timings für Altera® Geräte |
AN 433: Beschränkung und Analyse von quellensynchronen Schnittstellen |
AN 775: Richtlinien für die Generierung von I/O-Timing-Informationen |
8. On-Chip-Debugging
Dokumentation
Designbeispiele |
---|
Debugging mit Systemkonsole über TCP/IP (SCTCP) Designbeispiel |
Software-Downloads |
---|
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.